

BÀI GIẢNG MÔN

KỸ THUẬT ĐIỆN TỬ SỐ

Bài 8 : MẠCH DÃY(TIẾP)

Meet : https://meet.google.com/pqb-amyc-ofp

Giảng viên : Ninh Văn Thọ

Email : nvtho@uneti.edu.vn

Khoa :Điện tử va KTMT

CHƯƠNG 3: MẠCH DÃY

TÊN BÀI GIẢNG
THIẾT KẾ MẠCH DÃY CƠ BẢN

MỤC TIÊU BÀI GIẢNG

Sau khi học xong, sinh viên phải đạt được kiến thức như sau

- Biết các phương pháp chuyển đổi giữa các Flip Flop
- Biết được phương pháp tạo xung C_k điều khiển theo sườn lên và sườn xuống của xung nhịp
- Biết phương pháp thiết kế mạch dãy cơ bản

Thiết kế mạch dãy cơ bản

1. Khái niệm về mạch dãy

Mạch dãy là hệ logic mà hàm ra tại một thời điểm không chỉ phụ thuộc vào các biến đầu vào tại thời điểm đó mà còn phụ thuộc vào các biến đầu vào thời điểm trước đó


X_t là tập tín hiệu vào tại thời điểm *t*

Y_t là tập tín hiệu ra tại thời điểm *t*

Z'_t là tín hiệu vào mạch nhớ ở thời điểm *t*

Z_t là tín hiệu ra mạch nhớ ở thời điểm *t*

hay tín hiệu vào mạch logic thời điểm t+1



Cấu trúc tổng quát mạch dãy

Nhiệm vụ các khối:

- Khối logic tổ hợp: Nhận các tín hiệu vào và đưa ra các tín hiệu ra, đồng thời điều khiển hoạt động của mạch nhớ.
- Mạch nhớ: Đóng vai trò bộ nhứ của hệ, chúng có nhiệm vụ nhớ các thông tin trung gian.

  Vậy mạch dãy sẽ tương đương với một mạch tỏ hợp nếu tín hiệu nhớ bằng 0.

Ghi chú: Vậy theo định nghĩa mạch dãy thì các Flip Flop đã được nghiên cứu ở chương 3 cũng là mạch dãy

2. Các bước thiết kế mạch dãy

Nhiệm vụ phân tích là tìm ra bảng trạng thái và đồ hình trạng thái của mạch đã cho, rồi sau đó xác định đặc điểm công tác và chức năng logic của nó.

Phương trình trạng thái

$$Y_t = F(X_t, Z_t)$$

$$Z_t = F(Z'_{t-1}) \quad \text{Hay là} \quad Z_{t+1} = F(Z'_t)$$

$$Z'_t = F(X_t, Z_t)$$

Tập Z $\{z_1, z_2, \ldots z_n\}$ là các trạng thái cấu trúc nên mạch nhớ nên chúng có thể được gọi là vector trạng thái hay trạng thái của Flip Flop trong mạch dãy thời điểm *t-1*

Z_{t+1} được gọi là các trạng thái tiếp theo của mạch nhớ, hay trạng thái của Flip Flop trong mạch dãy tại thời điểm *t*

Một số các lưu ý

Đưa tất cả các tổ hợp có thể của trạng thái hiện tại (tín hiệu đầu) vào phương trình trạng thái và phương trình đầu ra, rồi tiến hành tính toán, tìm trạng thái tiếp theo và tín hiệu đầu ra tương ứng.

- Điều kiện hiện tại của phương trình trạng thái
- Trạng thái hiện tại của mạch (*tức là các tổ hợp trạng thái hiện tại của các Flip Flop cấu trúc nên mạch đang xét*)
- Không bỏ xót một tổ hợp nào của trạng thái hiện tại và tín hiệu đầu vào
- Căn cứ vào giá trị ban đầu đã cho của bảng trạng thái hiện tại và tín hiệu đầu vào mà tính toán lần lượt các trạng thái tiếp theo.
- Tín hiệu đầu ra là hàm của trạng thái hiện tại chứ không phải hàm của trạng thái tiếp theo.
- Khi vẽ đồ hình thời gian cần lưu ý, Flip Flop chỉ chuyển đổi trạng thái tương ứng với sườn kích của xung C_k.

3. Ví dụ:

Thiết kế mạch dãy chuyển các trạng thái mã Gray 3 bit tuần tự theo chu kỳ, sử dụng JK-Flip Flop. Các Flip Flop được kích hoạt C_k tại cùng một thời điểm

<u>Thiết kế mạch</u>:

- Mạch dãy chuyển trạng thái mã Gray 3 bit, vậy ta có mạch dãy với 3 JK Flip Flop
- Gọi 3 Flip Flop là 1, 2, 3

  + *3 bit ra có 3 Flip Flop sẽ là Q_1 Q_2 Q_3*

  + *Tập tín hiệu kích đầu vào của 3 Flip Flop sẽ là (J_1 K_1), (J_2 K_2), (J_3 K_3)*
- Nhiệm vụ thiết kế mạch là:

  + *Thiết kế mạch tổ hợp để điều khiển khiển hoạt động mạch dãy theo yêu cầu đầu bài*

  + *Tính toán hàm kích đầu vào (J_1 K_1), (J_2 K_2), (J_3 K_3) để Flip Flop chuyển trạng thái theo yêu cầu đặt ra.*

- Ta đã có bảng chuyển đổi trạng thái dựa trên hàm kích JK như sau

Q_t	→	Q_{t+1}	J	K
0		0	0	x
0		1	1	x
1		0	x	1
1		1	x	0



Bảng chân lý

Thời điểm ban đầu t				Thời điểm tiếp theo t + 1			J			K		
TT	Q_1	Q_2	Q_3	Q_1	Q_2	Q_3	J_1	J_2	J_3	K_1	K_2	K_3
1	0	0	0	0	0	1	0	0	1	x	x	x
2	0	0	1	0	1	1	0	1	x	x	x	0
3	0	1	1	0	1	0	0	x	x	x	0	1
4	0	1	0	1	1	0	1	x	0	x	0	x
5	1	1	0	1	1	1	x	x	1	0	0	x
6	1	1	1	1	0	1	x	x	x	0	1	0
7	1	0	1	1	0	0	x	0	x	0	x	1
8	1	0	0	0	0	0	x	0	0	1	x	x

Đưa hàm kích vào bảng karnaugh → ***Đưa ra hàm tối giản***

J_1

Q_1 \ Q_2Q_3	00	01	11	10
0				1
1	x	x	x	x

K_1

Q_1 \ Q_2Q_3	00	01	11	10
0	x	x	x	x
1	1			

$$J_1 = Q_2 . \overline{Q_3} \qquad K_1 = \overline{Q_2} . \overline{Q_3}$$

J_2

Q_1 \ Q_2Q_3	00	01	11	10
0		1	x	x
1			x	x

K_2

Q_1 \ Q_2Q_3	00	01	11	10
0	x	x		
1	x	x	1	

$$J_2 = \overline{Q_1} . Q_3 \qquad K_2 = Q_1 . Q_3$$

J_3


Q_1 \ Q_2Q_3	00	01	11	10
0	1	x	x	
1		x	x	1

K_3

Q_1 \ Q_2Q_3	00	01	11	10
0	x		1	x
1	x	1		x

$$J_3 = \overline{Q_1} . \overline{Q_2} + Q_1 . Q_2 \qquad K_3 = Q_1 . \overline{Q_2} + \overline{Q_1} . Q_2$$

Đưa ra mạch


Ck
CLR
J1
K1
Q1
J2
K2
Q2
J3
K3
Q3

3.3 Bộ đếm

1. Khái niệm và phân loại bộ đếm

a.Khái niệm

Bộ đếm (hay còn gọi là mạch đếm xung) là một hệ logic dãy được tạo thành từ sự kết hợp của các Flip – Flop.


Mạch có một đầu vào cho xung đếm và có nhiều đầu ra. Những đầu ra này thường là những đầu Q của các FF (*vì Q chỉ có 2 trạng thái 0 và 1*)

Điều kiện cơ bản để một mạch được gọi là mạch đếm là nó có các trạng thái khác nhau mỗi khi có xung nhịp vào.

Điều kiện cơ bản để một mạch được gọi là mạch đếm là nó có các trạng thái khác nhau mỗi khi có xung nhịp tác động

Đếm là một thao tác cơ bản và vô cùng quan trọng, nó được sử dụng rộng rãi trong nhiều lĩnh vực, từ các thiết bị đo đến các máy tính điện tử hay các hệ thống số hiện đại … đều có sự hiện diện của bộ đếm

Dạng tổng quát của mạch đếm 4 bit



<u>Lưu ý</u>:

Số FF được xác định vì vậy nên số trạng thái mà mạch có thể đếm là hữu hạn

Số trạng thái đếm tối đa được gọi là dung lượng của mạch đếm

Khi mạch đã đếm tới trạng thái cuối, nếu ta kích thích tín hiệu vào làm mạch tự động trở về trạng thái ban đầu thì mạch đếm có tính chất tuần hoàn.

b. Phân loại bộ đếm

Do có nhiều phương pháp kết hợp các Flip Flop khác nhau nên ta có rất nhiều loại mạch đếm

❖ *Phân loại theo bộ mã đếm*

- Mạch đếm hệ 2: Là loại mạch đếm trong đó các trạng thái được biểu diễn dưới dạng số nhị phân. Một mạch đếm hệ 2 sử dụng n FF thì sẽ có dung lượng 2^n.
- Mạch đếm BCD: Sử dụng bốn FF nhưng chỉ dùng 10 trạng thái để biểu diễn các số hệ (từ 0 đến 9)
- Mạch đếm Modul M: Được sử dụng để đếm các số nguyên dương bất kỳ, mạch đếm này có dung lượng M (*M là số nguyên dương lớn nhất*)

❖ *Về chức năng của mạch đếm ta có các dạng mạch đếm:*

- Mạch đếm lên hay còn gọi là mạch đếm cộng, mạch đếm thuận.
- Mạch đếm xuống còn gọi là mạch đếm trừ, mạch đếm nghịch
- Mạch đếm lên xuống – mạch đếm thuận – nghịch
- Mạch đếm vòng hay mạch đếm tuần hoàn


❖ *Về phương pháp đưa xung nhịp vào mạch đếm ta có các loại:*

- Mạch đồng bộ: Xung nhịp được đưa đến các Flip Flop trong cùng 1 lúc (*đồng bộ hoạt động các Flip Flop*).
- Mạch không đồng bộ: C_k chỉ được đưa đến 1 Flip Flop ban đầu, rồi sau đó các Flip Flop tự kích thích lẫn nhau (*tín hiệu ra của FF này là C_k của FF khác*).

BÀI TẬP

Bài 8: Thiết kế bộ đếm không đồng bộ, đếm tiến, modul10, dùng phần tử JKFF

(P4.06)



- Với S0=000, S1=001, S2=010, S3=011, S4=100, S5=101, S6=110, S7=111, S8=1000, S9=1001

	D	C	B	A	D'	C'	B'	A'	J_DK_D	J_CK_C	J_BK_B	J_AK_A
0	0	0	0	0	0	0	0	1	0X	0X	0X	1X
1	0	0	0	1	0	0	1	0	0X	0X	1X	X1
2	0	0	1	0	0	0	1	1	0X	0X	X0	1X
3	0	0	1	1	0	1	0	0	0X	1X	X1	X1
4	0	1	0	0	0	1	0	1	0X	X0	0X	1X
5	0	1	0	1	0	1	1	0	0X	X0	1X	X1
6	0	1	1	0	0	1	1	1	0X	X0	X0	1X
7	0	1	1	1	1	0	0	0	1X	X1	X1	X1
8	1	0	0	0	1	0	0	1	X0	0X	0X	1X
9	1	0	0	1	0	0	0	0	X1	0X	0X	X1

BÀI TẬP

P3.07: Thiết kế bộ đếm đồng bộ, đếm tiến, modul 5, dùng phần tử FF-JK

P3.08: Thiết kế bộ đếm đồng bộ, đếm tiến, modul 6, dùng phần tử FF-T

P3.09: Thiết kế bộ đếm đồng bộ, đếm tiến, modul 7, dùng phần tử FF-RS

P3.10: Thiết kế bộ đếm đồng bộ, đếm lùi, modul 8, dùng phần tử JKFF

P3.11: Thiết kế bộ đếm đồng bộ, đếm tiến, modul 9, dùng phần tử FF-T

P3.12: Thiết kế bộ đếm đồng bộ, đếm lùi, modul 10, dùng phần tử JKFF

P3.13: Thiết kế bộ đếm đồng bộ, đếm lùi, modul 16, dùng phần tử TFF

P3.14: Thiết kế bộ đếm đồng bộ, đếm tiến, modul 11, dùng phần tử FF-RS

P3.15: Thiết kế bộ đếm đồng bộ, đếm tiến, modul 12, dùng phần tử T-FF

P3.16: Thiết kế bộ đếm đồng bộ, đếm lùi, modul 6, dùng phần tử TFF